Contenidos
Plan de Investigación
En el presente proyecto se propone realizar Investigación y Desarrollo en proyectos de codiseño hardware/software relacionados con los sistemas de tiempo real.
Esto incluye tanto sistemas centralizados y distribuidos basados en computadoras personales, como también sistemas embebidos basados en placas con microcontrolador. Permitira generar recursos humanos que podran realizar, por ejemplo, aplicaciones industriales en desarrollos de sistemas de control de supervisión y adquisición de datos con variables de proceso a través de dispositivos sensores y actuadores de la más variada índole, asi como en otras como por ejemplo robotica.
En el diseño de un sistema de cierta complejidad siempre surgen dos alternativas contrapuestas: el empleo de componentes estándar cuya funcionalidad puede ser definida mediante programación sobre sistemas de computo genericos o la implementación de dicha funcionalidad mediante circuitos microelectrónicos específicamente construido para la aplicación. La primera genera soluciones de gran flexibilidad pero con tiempos de ejecución elevados, mientras que la segunda optimiza los aspectos de velocidad de operación pero limitando su flexibilidad. Entre ambas, las técnicas de codiseño hardware/software (HW/SW) pretenden obtener un compromiso adecuado entre sus ventajas e inconvenientes. Un ambiente de trabajo flexible que permita fácilmente cumplir con las etapas que corresponden a la metodología de trabajo de Codiseño Hardware/Software, es la solucion a estos problemas, la investigación y desarrollo de esta metodologia teniendo en cuenta el planteo del problema, la extracción de especificaciones; la descripción del sistema, su simulación funcional; el particionamiento HW/SW y sus algoritmos, junto con procesos como la Cosíntesis HW/SW y Cosimulación HW/SW, permiten dar un marco de solución al problema propuesto.
Existen herramientas comerciales y universitarias que cumplen con dicho cometido pero en forma parcial, lo que determina una manera poco ágil de elaborar y llevar a la práctica un proyecto, ayudando a la dispersión de los esfuerzos del equipo de trabajo. Es por ello que se plantea en este proyecto, primero generar los recursos humanos que puedan trabajar en esta área con la correspondiente suficiencia (generación de conocimiento), para luego desarrollar sistemas originales que ayuden a la propuesta final de una transferencia al medio rápida y confiable (desarrollo innovador).
En el codiseño se utilizan herramientas EDA (electronic desing automation) que corresponden a un flujo de tareas que comienza con la caracterización del sistema completo, del que se extraen aquellas funcionalidades para culminar en un circuito hardware dedicado y la programación adecuada a dicho problema. Utilizando estas herramientas especializadas en diferentes niveles de abstracción, se exploran diferentes diseños alternativos.
Normalmente todas las herramientas EDA, trabajan en un ambiente específico pero no se vinculan entre si, para lo cual se deben diseñar interfases a medida que interactúe entre los distintos programas y distintas alturas del desarrollo explicadas anteriormente.
Una interfaz interesante para vincular estos espacios de diseño es utilizar en cojunto lenguajes de descripción de hardware (HDL – típicamente VHDL [1]), que permite además simular un modelo conductual particular del resto del sistema, junto a lenguajes de descripción de Software (tipicamente lenguaje ADA [1]).
Una vez alcanzado el diseño idóneo y debidamente probado, éste se puede proyectar sobre una tecnología (Red de PC, PC, microprocesadores, microcontroladores, DSP, FPGA) de tal manera que en muy poco tiempo disponemos de un prototipo hardware-software en funcionamiento.
En sistemas donde se requieren realizar mas de una tarea, son necesarios para su implementación la utilización de Sistemas Operativos de Tiempo Real (SOTR), ya que estos permiten optimizar los resultados en los tiempos de ejecución (sistemas de tiempo real estrictos). Para la implemetacion de dichos sistemas sera necesario por lo tanto realizar investigación y desarrollo con distintos SOTR.
Estado Actual del Conocimiento
Las técnicas de codiseño hardware/software (HW/SW) son motivo de estudio e investigación en el ámbito académico desde hace unos años tratando de lograr metodologías para utilizar en el diseño de sistemas complejos mediante ambientes de trabajo flexible que permita fácilmente cumplir con las etapas que corresponden para la solución a estos problemas [1].
Dentro de las herramientas EDA, universitarias y comerciales conocidas actualmente se pueden citar: Ptolemy [2], Peace [3], Matlab – Simulink [4], Lavbiew [5]
Así como, otras más especificas como descripción de hardware en VHDL [6] o Verilog [7], especificación y verificación de sistemas de tiempo real con Redes de Petri [8], lenguajes de descripción de Software como ADA [9] y sistemas embebidos [10]
La integración de estas, genera la propuesta del presente proyecto, considerando entonces la especificación del sistema mediante una Red de Petri y su posterior representación en software mediante el lenguaje ADA. Las posibilidades que ofrece el lenguaje para la confección de programas multitarea, manejo de tiempos y concurrencia, hacen que sea uno de los más adecuados para la representación de sistemas de tiempo real. A partir de este punto, la etapa siguiente es la traslación del código obtenido a lenguaje VHDL para la implementación del sistema de control en un dispositivo lógico programable adecuado.
Como alternativa adicional de implementación en hardware del sistema se trabaja con dispositivos embebidos basados en placas microcontroladas con entorno de desarrollo.
Referencia Bibliográficas
[1] D.W. Franke y M. Purvis, “Hardware/Software Codesign: A Perspective.” In Proceed-ings of the 13th Conference on Software Engineering, Austin-Texas (USA).
[2] http://www.ptolemy.eecs.berkeley.edu/
Ptoemy Manual, Linux, University of California
Berkeley, College of Engineering, Department of Electrical. Engineering and Computer Sciences
[3] http://peace.snu.ac.kr/research/peace/
PeaCE Manual, Linux, CAP Laboratory of Seoul National University and the Pringet corporation.
[4] http://www.mathworks.com/
[5] http://www.ni.com/labview/
[6] http://www.vhdl.org/
[7] http://www.verilog.com/
[8] http://www.informatik.uni-hamburg.de/TGI/PetriNets/
[9] http://www.ada.gov/2010ADAstandards_index.htm
[10] http://www.sistemasembebidos.com.ar/
Objetivos
El grupo de trabajo propuesto para el presente proyecto, trabaja en distintos aspectos de los sistemas planteados, en particular se pueden observar la realización de trabajos de investigación y desarrollo presentados en revistas y congresos de la especialidad, que avalan la posibilidad de realización del proyecto (ver referencias [1] a [41]), asi como la coperación y trabajo conjunto en otros proyecto realizados en la regional que tienen puntos de contacto con la propuesta realizada como es el caso del Dto. de Ciencias Basicas de la UTN- FRLP [42]
Ademas, desde hace algunos años, en el ámbito de la materia Aplicaciones de Tiempo Real (ATR), materia Electiva del 5to año de la carrera de Ingenieria en Sistemas de Informacion de la UTN, regional La Plata, los alumnos desarrollan proyectos de diverso tipo relacionados con el codiseño hardware software, llegando incluso a desarrollar algunos prototipos que funcionan adecuadamente.
Algunos proyectos realizados por alumnos:
- Sistema “girasol”: proyecto basado erobación de la materian sensores de luminosidad con un sistema de posionamiento basado en el control de motores paso a paso controlado por computadora. Una vez que detecta una fuente luminosa, su sistema de control mueve los motores para ubicar siempre al sistema en una posición tal donde los sensores generan la máxima intensidad luminosa.
- Robot seguidor de línea: dispositivo móvil controlado por computadora o autónomo microcontrolado, con sensores luminosos que permiten distinguir una línea oscura sobre un fondo claro (o viceversa) siguiendo su trayectoria continuamente. Como agregado adicional, se dota al sistema de sensores para la detección de obstáculos para evadirlos y continuar el segumiento de la trayectoria sobre la línea.
- Sistema de “péndulo invertido”: Carro móvil microcontrolado con detección de movimiento por acelerómetro que se mueve en dirección opuesta a la de caída de un péndulo invertido de forma tal de evitar que el mismo caiga hacia abajo.
- Sistema de control ferroviario: desarrollado sobre una maqueta de trenes permite detectar, a través de sensores magnéticos, el paso de los mismos por el circuito vial preestablecido evitando que colisionen enviando señales de control mediante relés que energizan o desenergizan los motores eléctricos de las máquinas.
- Control de una antena para máxima intensidad de señal: modelo a escala de una antena montada sobre 2 motores paso a paso controlados por una PC a través del puerto paralelo. El software fue desarrollado en ADA bajo el sistema operativo para tiempo real Marte OS.
Nota: Desde que se ha conseguido un espacio físico para centralizar y con el aporte individual de alumnos y docentes, se han elaborado varios proyectos a través de grupos de alumnos de la materia Aplicaciones de Tiempo Real. Algunos implementados a través de placas de control y elementos de hardware adquiridos por los mismos y con software desarrollados por los alumnos a partir de la aplicación de la teoría y los conocimientos aprendidos en el transcurso de la carrera.
Referencias bibliografias relacionadas al proyecto formulado, por integrantes del grupo de trabajo en los últimos 10 años:
[1] ‘Entorno de Trabajo para la Reutilización de Código en el Diseño de Sistemas’. Ing. José A. Rapallini. .FPGA-Based System Boemmo y otros (ISBN 84-609-8998-4). Universidad Autonoma de Madrid 2006.
[2] Título: “Evaluación de programas de cálculo en ingeniería como herramienta de desarrollo para Codiseño Hardware / Software”
Guillermo Gastaldi, José A. Rapallini,, Héctor. O. Pascual
VIII Workshop IBERCHIP. Guadalajara, México. Abril 2002
[3] Título: ‘Codiseño hardware/software para la implementación de un sistema de medida de impedancia’
Guillermo Gastaldi, José A. Rapallini,, Héctor. O. Pascual
Núcleos Disciplinarios 01 – Microelectrónica M05
IX Jornadas de Jóvenes Investigadores-, Consejo e Rectores de la Asociación de Universidades Grupo Montevideo (AUGM), realizadas en la Universidad Nacional de Rosario, Rosario, Argentina, del 12, 13 y 14 de septiembre de 2001.
[4] Título: “Evaluación de programas de cálculo en ingeniería como herramienta de desarrollo para Codiseño Hardware / Software”.
Nombre del evento: IWS2002 VIII Workshop IBERCHIP.
Lugar y fecha: Guadalajara, México
Autores de la presentación: Gastaldi, Rapallini, Pascual.
Publicado en Proceedings Vol.: 1 CD. 2002
Con referato internacional, ISBN: 970-93260-0-7
[5] Título: “Diseño de un Sistema Digital de medición de Impedancia a tiempo real utilizando la metodología de Codiseño Hardware/Software”
Nombre del evento: VIII Congreso Argentino de Ciencias de la Computación (CACIC) Lugar y fecha: Fac. de Ciencias Exactas y Naturales, Universidad Nacional de Buenos Aires, Bs. As., Argentina, 15 al 18/10/2002.
Autores de la presentación: Gastaldi, Rapallini, Pascual.
Publicado en Proceedings Vol.: 1 Pág. 49 Año: 2002
[6] Título: “Desarrollo de Sistemas de Instrumentación Virtual utilizando los conceptos de Codiseño”.
Nombre del evento: X Jornadas de Jóvenes Investigadores, Asociación de Universidades Grupo Montevideo (AUGM)
Lugar y fecha: Florianólpolis, Brasil, 10/09/2002
Autores de la presentación: Santilli, Rapallini, Gastaldi.
Publicado en memorias: Pagina 654 1 Año: 2002
Con referato internacional
[7] Título: “Diseño de un Sistema Digital de Medición de Impedancia a Tiempo Real utizando la Metodología de Codiseño Hardware/Software”
Nombre del evento: IX Workshop IBERCHIP (IWS’2003)
Lugar y fecha: La Habana, Cuba, 26-28 de Marzo de 2003
Autores de la presentación: Gastaldi, Rapallini, Quijano.
Publicado en Memorias en CD. Año: 2003
Con referato internacional ISBN: 959-261-105-X
[8] Título: “Programación G como herramienta de codiseño HW/SW, aplicado a instrumentación virtual”.
Nombre del evento: IX Workshop IBERCHIP (IWS’2003)
Lugar y fecha: La Habana, Cuba, 26-28 de Marzo de 2003.
Autores de la presentación: Santilli, Rapallini, Quijano.
Publicado en Memorias. CD. Año: 2003
Con referato internacional ISBN: 959-261-105-X
[9] Título:”Entorno de Desarrollo Ptolemy.
Nombre del evento: XI Jornadas de Jóvenes Investigadores, Asociación de Universidades Grupo Montevideo (AUGM)
Lugar y fecha: La Plata, Argentina, 09/2003
Autores de la presentación: Salguero, Osio, Baron, Rapallini
[10] Título: ” Diseño de un Equipo de desarrollo para DSP “.
Nombre del evento: XI Jornadas de Jóvenes Investigadores, Asociación de Universidades Grupo Montevideo (AUGM)
Lugar y fecha: La Plata, Argentina, 09/2003
Autores de la presentación: Argoitia, Manzo, Rapallini
Con referato internacional
[11] Titulo: “Uso de Técnicas de Codiseño Hardware / Software para el diseño de un decodificador de MP3”
Autores de la presentación: F. Salgero, J. Osio, S. Baron, J. Rapallini
Nombre del evento: X Workshop IBERCHIP. Cartagena de Indias, Colombia, marzo 2004.
Con referato internacional
[12] Titulo: “Filtros Digitales aplicables en equipos de medición para ensayos eléctricos” J. Autores de la presentación: Rapallini, J. Requena, A. Quijano
Nombre del evento: X Workshop IBERCHIP. Cartagena de Indias, Colombia, marzo 2004.
Con referato internacional
[13] Título: “Implementación de Filtros Digitales con Lógica Programable”.
Nombre del evento: XII Jornadas de Jóvenes Investigadores y Expouniversidad, Secretaria de Extención, UNLP, La Plata, Asociación de Universidades Grupo Montevideo (AUGM).
Lugar y fecha: Curitiva, Brasil 09/2004
Autores de la presentación: Joaquín Requena, José A. Rapallini
Con referato internacional
[14] Título: ” Desarrollo de subsistema ‘DSP’ para ambientes de Codiseño Hardware / Software”.
Nombre del evento: 2das Jornadas de Jóvenes Investigadores de la UNLP, realizadas por la secretaria de extensión de la UNLP, en el marco de las 3ras jornadas de la Expo – Universidad.
Lugar y fecha: La Plata, Argentina, 09/2004
Autores de la presentación: Argoitia, Manzo, Rapallini
[15] Título: ” Uso de técnicas de Codiseño HW – SW mediante el entorno de programación PEACE en aplicaciones multimedia”
Nombre del evento: 2das Jornadas de Jóvenes Investigadores de la UNLP, realizadas por la secretaria de extensión de la UNLP, en el marco de las 3ras jornadas de la Expo – Universidad.
Lugar y fecha: La Plata, Argentina, 09/2004
Autores de la presentación: Federico Salguero, Jorge Osio, José Rapallini
[16] Título: “Filtro Digital Coseno Implementado en FPGA”.
Nombre del evento: 2das Jornadas de Jóvenes Investigadores de la UNLP, realizadas por la secretaria de extensión de la UNLP , en el marco de las 3ras jornadas de la Expo – Universidad.
Lugar y fecha: La Plata, Argentina, 09/2004
Autores de la presentación: Joaquín Requena, José A. Rapallini
[17] Tema: Desarrollo de Subsistemas para Prototipado Rápido de Equipos Digitales
Nombre del evento: XI Workshop IBERCHIP
Lugar y fecha: Universidad Federal de Bahía, Salvador de Bahía, Brasil, 28-30 de Marzo de 2005
Autores de la presentación: José Rapallini, Antonio A. Quijano, Martín Argoitía, Alejandro Manso
Publicado en memorias Vol. 1, Pág. 386-387 Año: 2005
Con referato internacional – ISBN 85-88425-05-X
[18] Tema: Filtro Digital Adaptable para Sistemas Embebidos
Nombre del evento: XI Workshop IBERCHIP
Lugar y fecha: Universidad Federal de Bahía, Salvador de Bahía, Brasil, 28-30 de Marzo de 2005 Internacional
Autores de la presentación: Joaquín Requena, José Rapallini
Publicado en memorias Vol. 1, Pág. 311-312 Año: 2005
Con referato internacional – ISBN 85-88425-05-X
[19] Tema: Análisis de Modelos Computacionales para Sistemas Embebidos
Nombre del evento: XII Workshop IBERCHIP (IWS’2006)
Lugar y fecha: San José, Costa Rica, 22-24 de Marzo de 2006 Internacional
Autores de la presentación: Jorge Osio, Federico Salguero, José Rapallini, Antonio Quijano
Publicado en memorias.- Vol. Año: 2006
Con referato internacional
[20] Tema: Entorno de Trabajo Integrado para la Reutilización de Código en el Diseño de Sistemas
Nombre del evento: II Southern Conference on Programmable Logia (SPL 2006)
Lugar y fecha: Universidad CAECE, Mar del Plata, Argentina, 26 y 27/03/2006.- Internacional
Autores de la presentación: José A. Rapallini
Publicado en memorias Año 2006
Con referato internacional
[21] Tema: Prototipado Rápido de Sistemas Digitales
Nombre del evento: XIV Jornadas de Jóvenes Investigadores de AUGM
Lugar y fecha: Universidade Estadual de Campinas, Brasil, 13 al 15/09 de 2006.- Internacional
Autores de la presentación: Jorge Osio, José Rapallini, Walter Aróztegui, Antonio Quijano
Publicado en memorias Año 2006
Con referato internacional
[22] Tema: Cómputo Paralelo para Herramientas de Diseño de Circuitos Integrados
Nombre del evento: XIV Jornadas de Jóvenes Investigadores de AUGM
Lugar y fecha: Universidade Estadual de Campinas, Brasil, 13 al 15/09 de 2006.- Internacional
Autores de la presentación: Jorge Osio, Walter Aróztegui, Fernando Tinetti, José Rapallini, Antonio Quijano
Publicado en memorias Año 2006
Con referato internacional
[23] Tema: Desarrollo de un Modulador QPSK utilizando Entorno Integrado de Trabajo.
Nombre del evento: XIII Workshop IBERCHIP (IWS’ 2007)
Lugar y fecha: Lima, Perú, 14-16 de Marzo de 2007
Autores de la presentación: Jorge Osio, José Rapallini, Antonio Quijano
Publicado en memorias Año 2007 Pág. 323
ISBN: 978-9972-242-09-0
Con referato internacional
[24] Tema: Optimización de Código C, mediante subrutinas de Punto Flotante para el Diseño de Sistemas Embebidos..
Nombre del evento: XIII Workshop IBERCHIP (IWS’ 2007)
Lugar y fecha: Lima, Perú, 14-16 de Marzo de 2007
Autores de la presentación: Jorge Osio, Federico Costantino, Sebastián Ledesma, José Rapallini, Antonio Quijano
Publicado en memorias Año 2007 Pág. 325
ISBN: 978-9972-242-09-0
[25] Tema: El Modelo Computacional en Diseño de Sistemas Digitales Heterogéneos
Nombre del evento: III Southern Conference on Programmable Logia (SPL 2007)
Lugar y fecha: Universidad CAECE, Mar del Plata, Argentina, 02/2007.
Autores de la presentación: Jorge Osio, José Rapallini
Publicado en memorias Año 2007
Con referato internacional
[26] Tema: Estudio de Algoritmos en Computación Paralela para Herramientas de Diseño Electrónico.
Nombre del evento: XIII Workshop IBERCHIP (IWS’ 2007)
Lugar y fecha: Lima, Perú, 14-16 de Marzo de 2007
Autores de la presentación: Walter Aróztegui, Fernando Tinetti, Jorge Osio, José Rapallini, Antonio Quijano
Publicado en memorias Año 2007 Pág. 375
ISBN: 978-9972-242-09-0
Con referato internacional
[27] Título: Prototipado Rápido con Dispositivos Programables para Realización de Sistemas Empotrados
Nombre del evento: 1ras Jornadas de Investigación de la UADER
Lugar y fecha: Paraná, Entre Ríos, Argentina
Autores de la presentación: José A. Rapallini – Ulises M. A Rapallini
Publicado en memorias.- Versión CD Año: 2007
Con referato local.
[28] Tema: “Utilización de ADA y VHDL para el Codiseño Hardware Software de Sistemas de Tiempo Real, especificados mediante Redes de Petri”.
Autores: José Antonio Rapallini, Antonio A. Quijano, Hugo H. Mazzeo
XV Workshop Iberchip, Ciudad Autónoma de Buenos Aires, Argentina, 25, 26 y 27 de Marzo 2009 – Memorias, Vol. 1, ISBN 978-987-9486-09-2, Págs. 273 – 277
Con referato internacional
[29] Tema: “Sistema Embebido de Monitoreo Web”.
Autores: José Antonio Rapallini, Jorge Osio, Juan Czerwien, Walter Aróztegui, Antonio Adrián Quijano.
XV Workshop Iberchip, Ciudad Autónoma de Buenos Aires, Argentina, 25,26 y 27 de Marzo 2009 – Memorias, Vol. 2, ISBN 978-987-9486-09-2, Págs. 526 – 530
Con referato internacional.
[30] Tema: “Sistema para monitoreo de variables en cámaras de refrigeración”
Autores: Rapallini José A.; Ocampo Jesus M. ; Osio Jorge; Quijano María Victoria;Quijano Antonio Adrián; Aróztegui Walter; Báez Eduardo; Tinetti Fernando G.; Martinez Eduardo; D’Alessandro Andrés.
XV Workshop Iberchip, Ciudad Autónoma de Buenos Aires, Argentina, 25,26 y 27 de Marzo 2009 – Memorias, Vol. 2, ISBN 978-987-9486-09-2, Págs. 619 – 622
[31] Tema: “Uso de DSP para Análisis de Ruidos en Señales de Baja Frecuencia”.
Autores: Julián Marchueta, José A. Rapallini, Antonio A. Quijano.
XVI Workshop IBERCHIP, Foz de Iguazú, Brasil, 23 al 25 de Febrero de 2010
Publicado en Proceedings. Vol. CD I – ISSN: 2177-1286
Con referato internacional
[33] Tema: “Reconocimiento de Voz aplicando Mapas auto-organizativos”.
Autores: Matías Namiot, Laura Lanzarini, José A. Rapallini, Antonio A. Quijano. XVI Workshop IBERCHIP, Foz de Iguazú, Brasil, 23 al 25 de Febrero de 2010
Publicado en Proceedings. Vol. CD – ISSN: 2177-1286
Con referato internacional
[34] Tema: “Propuesta Didáctica para la Enseñanza de Arquitecturas de Procesadores con Lógica Programable”.
Autores: Héctor Hugo Mazzeo, José A. Rapallini, Walter José Aróztegui, Antonio A. Quijano.
XVI Workshop IBERCHIP, Foz de Iguazú, Brasil, 23 al 25 de Febrero de 2010
Publicado en Proceedings. Vol. CD – ISSN: 2177-1286
Con referato internacional
[35] Tema: “Implementación de un Algoritmo para Procesamiento Digital de Imágenes en una FPGA”.
Autores: Osio, Jorge, Rapallini, José, Ocampo, Jesús, Quijano, Antonio.
Congreso de Microelectrónica Aplicada. uEA 2010, 5 al 7 de Julio 2010. San Justo, Pcia. de Bs. As. Universidad Nacional de La Matanza. Universidad Tecnológica Nacional, Facultad Regional Haedo.
Memorias. Vol.1 Págs. 38 ISBN 978-987-1635-14-6
Con referato nacional
[36] Tema: “VMEbus en FPGA”.
Autores: Eduardo Achilli, Santiago A. Gil, José Rapallini, Antonio A. Quijano. Nombre del evento: Congreso de Microelectrónica Aplicada. uEA 2010
Lugar y fecha: 5 al 7 de Julio 2010. San Justo, Pcia. de Bs. As. Universidad Nacional de La Matanza. Universidad Tecnológica Nacional, Facultad Regional Haedo.
Memorias. Vol. 1 Págs. 104 ISBN 978-987-1635-14-6
Con referato nacional
[37] Tema: “Utilización de ADA y VHDL para el Diseño de Sistemas de Tiempo Real, modelados mediante Redes de Petri”.
Autores: Héctor Mazzeo, José Rapallini, Walter Aróztegui, Jesús Ocampo, Antonio A. Quijano.
Nombre del evento: Congreso de Microelectrónica Aplicada. uEA 2010
Lugar y fecha: 5 al 7 de Julio 2010. San Justo, Pcia. de Bs. As. Universidad Nacional de La Matanza. Universidad Tecnológica Nacional, Facultad Regional Haedo.
Memorias. Vol. 1 Págs.175 ISBN 978-987-1635-14-6
[38] Tema: “Enseñanza de Circuitos Digitales y Microcontroladores”.
Autores: Walter Aróztegui, Jorge R. Osio, José A. Rapallini.
Segundo Congreso Virtual de Microcontroladores y sus Aplicaciones. Buenos Aires, 18 al 29 de octubre de 2010
Memorias. Año 2010 ISBN: 978-987-25855-5-6
Con referato nacional
[39] Tema: “Desarrollo de Algoritmos de Procesamiento de Imágenes Basados en Operadores de Ventana” sobre una FPGA”
Nombre del congreso: XVII Iberchip Workshop
Lugar y fecha: Bogotá, Colombia, 22-24 de Febrero de 2011
Autores de la presentación: Jorge R. Osio, Walter Aróztegui, José A. Rapallini, Antonio Quijano
Publicado en memorias Año 2011 Versión CD ISSN: 2177-1286
Con referato internacional
[40] Titulo: “Desarrollo de Algoritmos de Procesamiento de Imágenes Basados en Operadores de Ventana” sobre una FPGA”
Nombre del Evento: Primeras Jornadas de Investigación y Transferencia de la Facultad de Ingeniería para la Facultad de Ingeniería
Lugar y fecha: La Plata, Fac. de Ingeniería, UNLP, 12 al 14/04/2011
Autores: Jorge R. Osio, Walter Aróztegui, José A. Rapallini, Antonio A. Quijano
Publicado en memorias: pág. 266 Año: 2011 ISBN: 978-950-34-0717-2
[41] Titulo: “Sistema vocalizador de Mediciones con conectividad inalámbrica para aplicaciones industriales”
Nombre del Evento: Primeras Jornadas de Investigación y Transferencia de la Facultad de Ingeniería para la Facultad de Ingeniería
Lugar y fecha: La Plata, Fac. de Ingeniería, UNLP, 12 al 14/04/2011
Autores de la presentación: Martin Sisti, Jorge R. Osio, José A. Rapallini, Pablo H. Donato
Publicado en memorias: Pág. 274 Año: 2011 ISBN: 978-950-34-0717-2
[42] Proyecto 25-I051“Entornos multimediales y estrategias integradoras para el aprendizaje de Ciencias Básicas”
http://www.frlp.utn.edu.ar/materias/qcasis
http://www.frlp.utn.edu.ar/grupos/aepeq
