{"id":9,"date":"2018-08-01T13:26:55","date_gmt":"2018-08-01T16:26:55","guid":{"rendered":"https:\/\/atr.frlp.utn.edu.ar\/codapli\/?page_id=9"},"modified":"2018-08-19T17:35:49","modified_gmt":"2018-08-19T20:35:49","slug":"proyectos","status":"publish","type":"page","link":"https:\/\/codapli.frlp.utn.edu.ar\/index.php\/proyectos\/","title":{"rendered":"Nuestro Proyecto"},"content":{"rendered":"<div id=\"ez-toc-container\" class=\"ez-toc-v2_0_17 ez-toc-wrap-right counter-hierarchy counter-decimal ez-toc-grey\">\n<div class=\"ez-toc-title-container\">\n<p class=\"ez-toc-title\">Contenidos<\/p>\n<span class=\"ez-toc-title-toggle\"><a class=\"ez-toc-pull-right ez-toc-btn ez-toc-btn-xs ez-toc-btn-default ez-toc-toggle\" style=\"display: none;\"><i class=\"ez-toc-glyphicon ez-toc-icon-toggle\"><\/i><\/a><\/span><\/div>\n<nav><ul class=\"ez-toc-list ez-toc-list-level-1\"><li class=\"ez-toc-page-1 ez-toc-heading-level-2\"><a class=\"ez-toc-link ez-toc-heading-1\" href=\"https:\/\/codapli.frlp.utn.edu.ar\/index.php\/proyectos\/#Plan_de_Investigacion\" title=\"Plan de Investigaci\u00f3n\">Plan de Investigaci\u00f3n<\/a><\/li><li class=\"ez-toc-page-1 ez-toc-heading-level-2\"><a class=\"ez-toc-link ez-toc-heading-2\" href=\"https:\/\/codapli.frlp.utn.edu.ar\/index.php\/proyectos\/#Estado_Actual_del_Conocimiento\" title=\"Estado Actual del Conocimiento\">Estado Actual del Conocimiento<\/a><ul class=\"ez-toc-list-level-3\"><li class=\"ez-toc-heading-level-3\"><a class=\"ez-toc-link ez-toc-heading-3\" href=\"https:\/\/codapli.frlp.utn.edu.ar\/index.php\/proyectos\/#Referencia_Bibliograficas\" title=\"Referencia Bibliogr\u00e1ficas\">Referencia Bibliogr\u00e1ficas<\/a><\/li><\/ul><\/li><li class=\"ez-toc-page-1 ez-toc-heading-level-2\"><a class=\"ez-toc-link ez-toc-heading-4\" href=\"https:\/\/codapli.frlp.utn.edu.ar\/index.php\/proyectos\/#Objetivos\" title=\"Objetivos\">Objetivos<\/a><ul class=\"ez-toc-list-level-3\"><li class=\"ez-toc-heading-level-3\"><a class=\"ez-toc-link ez-toc-heading-5\" href=\"https:\/\/codapli.frlp.utn.edu.ar\/index.php\/proyectos\/#Referencias_bibliografias_relacionadas_al_proyecto_formulado_por_integrantes_del_grupo_de_trabajo_en_los_ultimos_10_anos\" title=\"Referencias bibliografias relacionadas al proyecto formulado, por integrantes del grupo de trabajo en los \u00faltimos 10 a\u00f1os:\">Referencias bibliografias relacionadas al proyecto formulado, por integrantes del grupo de trabajo en los \u00faltimos 10 a\u00f1os:<\/a><\/li><\/ul><\/li><\/ul><\/nav><\/div>\n<h2><\/h2>\n<h2><\/h2>\n<h2><\/h2>\n<h2><span class=\"ez-toc-section\" id=\"Plan_de_Investigacion\"><\/span>Plan de Investigaci\u00f3n<span class=\"ez-toc-section-end\"><\/span><\/h2>\n<p>En el presente proyecto se propone realizar Investigaci\u00f3n y Desarrollo en proyectos de codise\u00f1o hardware\/software relacionados con los sistemas de tiempo real.<\/p>\n<p>Esto incluye tanto sistemas centralizados y distribuidos basados en computadoras\u00a0 personales, como tambi\u00e9n sistemas embebidos basados en placas con microcontrolador. Permitira generar recursos humanos que podran\u00a0 realizar, por ejemplo, aplicaciones industriales en desarrollos de sistemas de control de supervisi\u00f3n y adquisici\u00f3n de datos con \u00a0variables de proceso a trav\u00e9s de dispositivos sensores y actuadores de la m\u00e1s variada \u00edndole, asi como en otras como por ejemplo robotica.<\/p>\n<p>En el dise\u00f1o de un sistema\u00a0 de cierta complejidad siempre surgen dos alternativas contrapuestas: el empleo de componentes est\u00e1ndar cuya funcionalidad puede ser definida mediante programaci\u00f3n sobre sistemas de computo genericos o la implementaci\u00f3n de dicha funcionalidad mediante circuitos microelectr\u00f3nicos espec\u00edficamente construido para la aplicaci\u00f3n. La primera genera soluciones de gran flexibilidad pero con tiempos de ejecuci\u00f3n elevados, mientras que la segunda optimiza los aspectos de\u00a0 velocidad de operaci\u00f3n pero limitando su flexibilidad. Entre ambas, las t\u00e9cnicas de codise\u00f1o hardware\/software (HW\/SW) pretenden obtener un compromiso adecuado entre sus ventajas e inconvenientes. Un ambiente de trabajo flexible que permita f\u00e1cilmente cumplir con las etapas\u00a0 que corresponden a la metodolog\u00eda de trabajo de Codise\u00f1o Hardware\/Software, es la solucion a estos problemas, la investigaci\u00f3n y desarrollo de esta metodologia teniendo en cuenta el planteo del problema, la extracci\u00f3n de especificaciones; la descripci\u00f3n del sistema, su simulaci\u00f3n funcional; el particionamiento HW\/SW y sus algoritmos, junto con procesos como la Cos\u00edntesis HW\/SW y Cosimulaci\u00f3n HW\/SW, permiten dar un marco de soluci\u00f3n al problema propuesto.<\/p>\n<p>Existen herramientas comerciales y universitarias que cumplen con dicho cometido pero en\u00a0 forma parcial, lo que determina una manera poco \u00e1gil de elaborar y llevar a la pr\u00e1ctica un proyecto, ayudando a la dispersi\u00f3n de los esfuerzos del equipo de trabajo. Es por ello que se plantea en este proyecto, primero generar los recursos humanos que puedan trabajar en esta \u00e1rea con la correspondiente suficiencia (generaci\u00f3n de conocimiento), para luego\u00a0 desarrollar sistemas originales que ayuden a la propuesta final de una transferencia al medio r\u00e1pida y confiable (desarrollo innovador).<\/p>\n<p>En el codise\u00f1o\u00a0 se utilizan herramientas\u00a0 EDA (electronic desing automation) que corresponden a un flujo de tareas que\u00a0 comienza con la caracterizaci\u00f3n del sistema completo, del que se extraen aquellas funcionalidades para culminar en un circuito hardware dedicado y la programaci\u00f3n adecuada a dicho problema. Utilizando estas herramientas\u00a0 especializadas en diferentes niveles de abstracci\u00f3n, se exploran diferentes dise\u00f1os alternativos.<\/p>\n<p>Normalmente todas las herramientas EDA, trabajan en un ambiente espec\u00edfico pero no se vinculan entre si, para lo cual se deben dise\u00f1ar interfases\u00a0 a medida que interact\u00fae entre los distintos programas y distintas alturas del desarrollo explicadas anteriormente.<\/p>\n<p>Una interfaz interesante para vincular estos espacios de dise\u00f1o es utilizar en cojunto\u00a0 lenguajes de descripci\u00f3n de hardware (HDL &#8211; t\u00edpicamente VHDL [1]), que permite adem\u00e1s simular un modelo conductual\u00a0 particular del resto del sistema, junto a\u00a0 lenguajes de descripci\u00f3n de Software (tipicamente lenguaje ADA [1]).<\/p>\n<p>Una vez alcanzado el dise\u00f1o id\u00f3neo y debidamente probado, \u00e9ste se puede proyectar sobre una tecnolog\u00eda (Red de PC, PC, microprocesadores, microcontroladores, DSP, FPGA) de tal manera que en muy poco tiempo disponemos de un prototipo hardware-software en funcionamiento.<\/p>\n<p>En sistemas donde se requieren realizar mas de una tarea, son\u00a0 necesarios para su implementaci\u00f3n la utilizaci\u00f3n de Sistemas Operativos de Tiempo Real (SOTR), ya que estos permiten optimizar los resultados en los tiempos de ejecuci\u00f3n \u00a0(sistemas de tiempo real estrictos). Para la implemetacion de dichos sistemas sera necesario por lo tanto\u00a0 realizar investigaci\u00f3n y desarrollo con distintos SOTR.<\/p>\n<h2><span class=\"ez-toc-section\" id=\"Estado_Actual_del_Conocimiento\"><\/span>Estado Actual del Conocimiento<span class=\"ez-toc-section-end\"><\/span><\/h2>\n<p>Las t\u00e9cnicas de codise\u00f1o hardware\/software (HW\/SW) son motivo de estudio e investigaci\u00f3n en el \u00e1mbito acad\u00e9mico desde hace unos a\u00f1os tratando de lograr metodolog\u00edas para utilizar en el dise\u00f1o de sistemas complejos mediante ambientes de trabajo flexible que permita f\u00e1cilmente cumplir con las etapas\u00a0 que corresponden para\u00a0 la soluci\u00f3n a estos problemas [1].<\/p>\n<p>Dentro de las herramientas EDA, universitarias y comerciales conocidas actualmente se pueden citar:\u00a0 Ptolemy [2],\u00a0 Peace [3], Matlab &#8211; Simulink [4], Lavbiew [5]<\/p>\n<p>As\u00ed como, otras m\u00e1s especificas\u00a0 como descripci\u00f3n de hardware en VHDL [6] o Verilog [7], especificaci\u00f3n y verificaci\u00f3n de sistemas de tiempo real con Redes de Petri [8],\u00a0lenguajes de descripci\u00f3n de Software como ADA [9] y sistemas embebidos [10]<\/p>\n<p>La integraci\u00f3n de estas, genera la propuesta del presente proyecto, considerando entonces la especificaci\u00f3n del sistema mediante una Red de Petri y su posterior representaci\u00f3n en software mediante el lenguaje ADA. Las posibilidades que ofrece el lenguaje para la confecci\u00f3n de programas multitarea, manejo de tiempos y concurrencia, hacen que sea uno de los m\u00e1s adecuados para la representaci\u00f3n de sistemas de tiempo real. A partir de este punto, la etapa siguiente es la traslaci\u00f3n del c\u00f3digo obtenido a lenguaje VHDL para la implementaci\u00f3n del sistema de control en un dispositivo l\u00f3gico programable adecuado.<\/p>\n<p>Como alternativa adicional de implementaci\u00f3n en hardware del sistema se trabaja con dispositivos embebidos basados en placas microcontroladas con entorno de desarrollo.<\/p>\n<h3><span class=\"ez-toc-section\" id=\"Referencia_Bibliograficas\"><\/span>Referencia Bibliogr\u00e1ficas<span class=\"ez-toc-section-end\"><\/span><\/h3>\n<p>[1] <em>D.W. Franke y M. Purvis, &#8220;Hardware\/Software Codesign: A Perspective.&#8221; In Proceed-ings of the 13th Conference on Software Engineering, Austin-Texas (USA).<\/em><br \/>\n[2] <em>http:\/\/www.ptolemy.eecs.berkeley.edu\/<\/em><br \/>\n<em>\u00a0 \u00a0 \u00a0 \u00a0Ptoemy Manual, Linux, University of California<\/em><br \/>\n<em>\u00a0 \u00a0 \u00a0 \u00a0Berkeley, College of Engineering, Department of Electrical. Engineering and Computer Sciences<\/em><br \/>\n[3] <em>http:\/\/peace.snu.ac.kr\/research\/peace\/<\/em><br \/>\n<em>PeaCE Manual, Linux, CAP Laboratory of\u00a0 Seoul National University and the Pringet corporation.<\/em><br \/>\n[4] <em>http:\/\/www.mathworks.com\/<\/em><br \/>\n[5] <em>http:\/\/www.ni.com\/labview\/<\/em><br \/>\n[6] <em>http:\/\/www.vhdl.org\/<\/em><br \/>\n[7] <em>http:\/\/www.verilog.com\/<\/em><br \/>\n[8] <em>http:\/\/www.informatik.uni-hamburg.de\/TGI\/PetriNets\/<\/em><br \/>\n[9] <em>http:\/\/www.ada.gov\/2010ADAstandards_index.htm<\/em><br \/>\n[10]<em> http:\/\/www.sistemasembebidos.com.ar\/<\/em><\/p>\n<h2><span class=\"ez-toc-section\" id=\"Objetivos\"><\/span>Objetivos<span class=\"ez-toc-section-end\"><\/span><\/h2>\n<p>El grupo de trabajo propuesto para el presente proyecto,\u00a0 trabaja en distintos aspectos de los sistemas planteados, en particular se pueden observar la realizaci\u00f3n de trabajos de investigaci\u00f3n y desarrollo presentados en revistas y congresos de la especialidad, que avalan la posibilidad de realizaci\u00f3n del proyecto (ver referencias [1] a [41]), asi como la coperaci\u00f3n y trabajo conjunto en otros proyecto realizados en la regional que tienen puntos de contacto con la propuesta realizada como es el caso del Dto. de Ciencias Basicas de la UTN- FRLP [42]<\/p>\n<p>Ademas, desde hace algunos a\u00f1os, en el \u00e1mbito de la materia \u00a0Aplicaciones de Tiempo Real (ATR), materia Electiva del 5to a\u00f1o de la carrera de Ingenieria en Sistemas de Informacion de la UTN, regional La Plata, los alumnos desarrollan proyectos de diverso tipo relacionados con el codise\u00f1o hardware software, llegando incluso a desarrollar algunos prototipos que funcionan adecuadamente.<\/p>\n<p>Algunos proyectos realizados por alumnos:<\/p>\n<ul>\n<li><strong>Sistema &#8220;girasol&#8221;<\/strong>: proyecto basado erobaci\u00f3n de la materian sensores de luminosidad con un sistema de posionamiento basado en el control de motores paso a paso controlado por computadora. Una vez que detecta una fuente luminosa, su sistema de control mueve los motores para ubicar siempre al sistema en una posici\u00f3n tal donde los sensores generan la m\u00e1xima intensidad luminosa.<\/li>\n<li><strong>Robot seguidor de l\u00ednea<\/strong>: dispositivo m\u00f3vil controlado por computadora o aut\u00f3nomo microcontrolado, con sensores luminosos que permiten distinguir una l\u00ednea oscura sobre un fondo claro (o viceversa) siguiendo su trayectoria continuamente. Como agregado adicional, se dota al sistema de sensores para la detecci\u00f3n de obst\u00e1culos para evadirlos y continuar el segumiento de la trayectoria sobre la l\u00ednea.<\/li>\n<li><strong>Sistema de &#8220;p\u00e9ndulo invertido&#8221;<\/strong>: Carro m\u00f3vil microcontrolado con detecci\u00f3n de movimiento por aceler\u00f3metro que se mueve en direcci\u00f3n opuesta a la de ca\u00edda de un p\u00e9ndulo invertido de forma tal de evitar que el mismo caiga hacia abajo.<\/li>\n<li><strong>Sistema de control ferroviario<\/strong>: desarrollado sobre una maqueta de trenes permite detectar, a trav\u00e9s de sensores magn\u00e9ticos, el paso de los mismos por el circuito vial preestablecido evitando que colisionen enviando se\u00f1ales de control mediante rel\u00e9s que energizan o desenergizan los motores el\u00e9ctricos de las m\u00e1quinas.<\/li>\n<li><strong>Control de una antena para m\u00e1xima intensidad de se\u00f1al<\/strong>: modelo a escala de una antena montada sobre 2 motores paso a paso controlados por una PC a trav\u00e9s del puerto paralelo. El software fue desarrollado en ADA bajo el sistema operativo para tiempo real Marte OS.<\/li>\n<\/ul>\n<p><strong><em>Nota<\/em><\/strong>: Desde que se ha conseguido un espacio f\u00edsico para centralizar y con el aporte individual de alumnos y docentes, se han elaborado varios proyectos a trav\u00e9s de grupos de alumnos de la materia Aplicaciones de Tiempo Real. Algunos implementados a trav\u00e9s de placas de control y elementos de hardware adquiridos por los mismos y con software desarrollados por los alumnos a partir de la aplicaci\u00f3n de la teor\u00eda y los conocimientos aprendidos en el transcurso de la carrera.<\/p>\n<h3><span class=\"ez-toc-section\" id=\"Referencias_bibliografias_relacionadas_al_proyecto_formulado_por_integrantes_del_grupo_de_trabajo_en_los_ultimos_10_anos\"><\/span>Referencias bibliografias relacionadas al proyecto formulado, por integrantes del grupo de trabajo en los \u00faltimos 10 a\u00f1os:<span class=\"ez-toc-section-end\"><\/span><\/h3>\n<p><b>[1]\u00a0\u2018Entorno de Trabajo para la Reutilizaci\u00f3n de C\u00f3digo en el Dise\u00f1o de Sistemas\u2019<\/b>. Ing. Jos\u00e9 A. Rapallini.\u00a0.FPGA-Based System Boemmo y otros (ISBN 84-609-8998-4). Universidad Autonoma de Madrid 2006.<\/p>\n<p><b>[2] T\u00edtulo: \u201cEvaluaci\u00f3n de programas de c\u00e1lculo en ingenier\u00eda como herramienta de desarrollo para Codise\u00f1o Hardware \/ Software\u201d<\/b><br \/>\nGuillermo Gastaldi, Jos\u00e9 A. Rapallini,, H\u00e9ctor.\u00a0O. Pascual<br \/>\nVIII Workshop IBERCHIP.\u00a0Guadalajara, M\u00e9xico. Abril 2002<\/p>\n<p><b>[3] T\u00edtulo: \u2018Codise\u00f1o hardware\/software para la implementaci\u00f3n de un sistema de medida de impedancia\u2019<\/b><br \/>\nGuillermo Gastaldi, Jos\u00e9 A. Rapallini,, H\u00e9ctor. O. Pascual<br \/>\nN\u00facleos Disciplinarios 01 \u2013 Microelectr\u00f3nica M05<br \/>\nIX Jornadas de J\u00f3venes Investigadores-, Consejo e Rectores de la Asociaci\u00f3n de Universidades Grupo Montevideo (AUGM), realizadas en la Universidad Nacional de Rosario, Rosario, Argentina, del 12, 13 y 14 de septiembre\u00a0 de 2001.<\/p>\n<p><b>[4] T\u00edtulo: &#8220;Evaluaci\u00f3n de programas de c\u00e1lculo en ingenier\u00eda como herramienta de desarrollo para Codise\u00f1o Hardware \/ Software&#8221;.<\/b><br \/>\nNombre del evento: IWS2002 VIII\u00a0 Workshop\u00a0 IBERCHIP.<br \/>\nLugar y fecha: Guadalajara, M\u00e9xico<br \/>\nAutores de la presentaci\u00f3n: Gastaldi, Rapallini, Pascual.<br \/>\nPublicado en Proceedings Vol.: 1 CD. 2002<br \/>\nCon referato internacional,\u00a0 ISBN: 970-93260-0-7<\/p>\n<p><b>[5] T\u00edtulo: &#8220;Dise\u00f1o de un Sistema Digital de medici\u00f3n de Impedancia a tiempo real utilizando la\u00a0metodolog\u00eda de Codise\u00f1o Hardware\/Software&#8221;<\/b><br \/>\nNombre del evento: VIII Congreso Argentino de Ciencias de la Computaci\u00f3n (CACIC) Lugar y fecha: Fac. de Ciencias Exactas y Naturales, Universidad Nacional de Buenos Aires, Bs. As., Argentina, 15 al 18\/10\/2002.<br \/>\nAutores de la presentaci\u00f3n: Gastaldi, Rapallini,\u00a0 Pascual.<br \/>\nPublicado en Proceedings\u00a0 Vol.: 1 P\u00e1g. 49\u00a0 A\u00f1o: 2002<\/p>\n<p><b>[6] T\u00edtulo: &#8220;Desarrollo de Sistemas de Instrumentaci\u00f3n Virtual utilizando los conceptos de Codise\u00f1o&#8221;.<\/b><br \/>\nNombre del evento: X Jornadas de J\u00f3venes Investigadores, Asociaci\u00f3n de Universidades Grupo Montevideo (AUGM)<br \/>\nLugar y<span lang=\"ES-TRAD\"><span style=\"font-size: small;\"> fecha: Florian\u00f3lpolis, Brasil, 10\/09\/2002<br \/>\nAutores de la presentaci\u00f3n: Santilli, Rapallini, Gastaldi.<br \/>\nPublicado en memorias:\u00a0 Pagina 654\u00a0 1\u00a0 A\u00f1o: 2002<br \/>\nCon referato internacional<\/span><\/span><\/p>\n<p><b>[7] T\u00edtulo: &#8220;Dise\u00f1o de un Sistema Digital de Medici\u00f3n de Impedancia a Tiempo Real utizando la Metodolog\u00eda de Codise\u00f1o Hardware\/Software&#8221;<\/b><br \/>\nNombre del evento: IX Workshop IBERCHIP (IWS&#8217;2003)<br \/>\nLugar y fecha: La Habana, Cuba, 26-28 de Marzo de 2003<br \/>\nAutores de la presentaci\u00f3n: Gastaldi, Rapallini, Quijano.<br \/>\nPublicado en\u00a0 Memorias en\u00a0 CD.\u00a0A\u00f1o: 2003<br \/>\nCon referato internacional\u00a0 ISBN: 959-261-105-X<\/p>\n<p><b>[8] T\u00edtulo: &#8220;Programaci\u00f3n G como herramienta de codise\u00f1o HW\/SW, aplicado a instrumentaci\u00f3n virtual&#8221;.<\/b><br \/>\nNombre del evento: IX Workshop IBERCHIP (IWS&#8217;2003)<br \/>\nLugar y fecha: La Habana, Cuba, 26-28 de Marzo de 2003.<br \/>\nAutores de la presentaci\u00f3n: Santilli, Rapallini, Quijano.<br \/>\nPublicado en\u00a0 Memorias.\u00a0CD.\u00a0 A\u00f1o: 2003<br \/>\nCon referato internacional\u00a0\u00a0 ISBN: 959-261-105-X<\/p>\n<p><b>[9] T\u00edtulo:&#8221;Entorno de Desarrollo Ptolemy.<\/b><br \/>\nNombre del evento: XI Jornadas de J\u00f3venes Investigadores, Asociaci\u00f3n de Universidades Grupo Montevideo (AUGM)<br \/>\nLugar y fecha: La Plata, Argentina, 09\/2003<br \/>\nAutores de la presentaci\u00f3n: Salguero, Osio, Baron, Rapallini<\/p>\n<p><b>[10] T\u00edtulo: &#8221; Dise\u00f1o de un Equipo de desarrollo para DSP &#8220;.<\/b><br \/>\nNombre del evento: XI Jornadas de J\u00f3venes Investigadores, Asociaci\u00f3n de Universidades Grupo Montevideo (AUGM)<br \/>\nLugar y fecha: La Plata, Argentina, 09\/2003<br \/>\nAutores de la presentaci\u00f3n: Argoitia, Manzo, Rapallini<br \/>\nCon referato internacional<\/p>\n<p><b>[11] Titulo:\u00a0 &#8220;Uso de T\u00e9cnicas de Codise\u00f1o Hardware \/ Software\u00a0 para el dise\u00f1o de un decodificador de MP3&#8221;<\/b><br \/>\nAutores de la presentaci\u00f3n: F. Salgero, J. Osio, S. Baron,\u00a0 J. Rapallini<br \/>\nNombre del evento: X Workshop IBERCHIP. Cartagena de Indias, Colombia, marzo 2004.<br \/>\nCon referato internacional<\/p>\n<p><b>[12] Titulo: &#8220;Filtros Digitales aplicables en equipos de medici\u00f3n para ensayos el\u00e9ctricos&#8221;<\/b>\u00a0J. Autores de la presentaci\u00f3n: Rapallini, J. Requena, A. Quijano<br \/>\nNombre del evento: X Workshop IBERCHIP. Cartagena de Indias, Colombia, marzo 2004.<br \/>\nCon referato internacional<\/p>\n<p><b>[13] T\u00edtulo: &#8220;Implementaci\u00f3n de Filtros Digitales con L\u00f3gica Programable&#8221;.<\/b><br \/>\nNombre del evento: XII Jornadas de J\u00f3venes Investigadores y Expouniversidad, Secretaria de Extenci\u00f3n, UNLP, La Plata, Asociaci\u00f3n de Universidades Grupo Montevideo (AUGM).<br \/>\nLugar y fecha: Curitiva, Brasil 09\/2004<br \/>\nAutores de la presentaci\u00f3n: Joaqu\u00edn Requena, Jos\u00e9 A. Rapallini<br \/>\nCon referato internacional<\/p>\n<p><b>[14] T\u00edtulo: &#8221; Desarrollo de subsistema \u2018DSP\u2019\u00a0 para ambientes\u00a0 de Codise\u00f1o Hardware \/ Software&#8221;.<\/b><br \/>\nNombre del evento: 2das Jornadas de J\u00f3venes Investigadores de la UNLP, realizadas por la secretaria de extensi\u00f3n de la UNLP, en el marco de las 3ras jornadas de la Expo \u2013 Universidad.<br \/>\nLugar y fecha: La Plata, Argentina, 09\/2004<br \/>\nAutores de la presentaci\u00f3n: Argoitia, Manzo, Rapallini<\/p>\n<p><b>[15] T\u00edtulo: &#8221; Uso de t\u00e9cnicas de Codise\u00f1o HW &#8211; SW mediante el entorno de programaci\u00f3n PEACE en aplicaciones multimedia&#8221;<\/b><br \/>\nNombre del evento: 2das Jornadas de J\u00f3venes Investigadores de la UNLP, realizadas por la secretaria de extensi\u00f3n de la UNLP, en el marco de las 3ras jornadas de la Expo \u2013 Universidad.<br \/>\nLugar y fecha: La Plata, Argentina, 09\/2004<br \/>\nAutores de la presentaci\u00f3n: Federico Salguero, Jorge Osio, Jos\u00e9 Rapallini<\/p>\n<p><b>[16] T\u00edtulo: &#8220;Filtro Digital Coseno Implementado en FPGA&#8221;.<\/b><br \/>\nNombre del evento: 2das Jornadas de J\u00f3venes Investigadores de la UNLP, realizadas por la secretaria de extensi\u00f3n de la UNLP , en el marco de las 3ras jornadas de la Expo \u2013 Universidad.<br \/>\nLugar y fecha: La Plata, Argentina, 09\/2004<br \/>\nAutores de la presentaci\u00f3n: Joaqu\u00edn Requena, Jos\u00e9 A. Rapallini<\/p>\n<p><b>[17]\u00a0 Tema: Desarrollo de Subsistemas para Prototipado R\u00e1pido de Equipos Digitales<\/b><br \/>\nNombre del evento: XI Workshop IBERCHIP<br \/>\nLugar y fecha: Universidad Federal de Bah\u00eda, Salvador de Bah\u00eda, Brasil, 28-30 de Marzo de 2005<br \/>\nAutores de la presentaci\u00f3n: Jos\u00e9 Rapallini, Antonio A. Quijano, Mart\u00edn Argoit\u00eda, Alejandro Manso<br \/>\nPublicado en memorias Vol. 1, P\u00e1g. 386-387\u00a0A\u00f1o: 2005<br \/>\nCon referato internacional \u2013 ISBN 85-88425-05-X<\/p>\n<p><b>[18] Tema: Filtro Digital Adaptable para Sistemas Embebidos<\/b><br \/>\nNombre del evento: XI Workshop IBERCHIP<br \/>\nLugar y fecha: Universidad Federal de Bah\u00eda, Salvador de Bah\u00eda, Brasil, 28-30 de Marzo de 2005\u00a0Internacional<br \/>\nAutores de la presentaci\u00f3n: Joaqu\u00edn Requena, Jos\u00e9 Rapallini<br \/>\nPublicado en memorias\u00a0 Vol. 1, P\u00e1g. 311-312\u00a0A\u00f1o: 2005<br \/>\nCon referato internacional \u2013 ISBN 85-88425-05-X<\/p>\n<p><b>[19] Tema: An\u00e1lisis de Modelos Computacionales para Sistemas Embebidos<\/b><br \/>\nNombre del evento: XII Workshop IBERCHIP (IWS\u20192006)<br \/>\nLugar y fecha: San Jos\u00e9, Costa Rica, 22-24 de Marzo de 2006\u00a0Internacional<br \/>\nAutores de la presentaci\u00f3n: Jorge Osio, Federico Salguero, Jos\u00e9 Rapallini, Antonio Quijano<br \/>\nPublicado en memorias.-\u00a0Vol.\u00a0 A\u00f1o: 2006<br \/>\nCon referato internacional<\/p>\n<p><b>[20] Tema: Entorno de Trabajo Integrado para la Reutilizaci\u00f3n de C\u00f3digo en el Dise\u00f1o de Sistemas<\/b><br \/>\nNombre del evento: II Southern Conference on Programmable Logia (SPL 2006)<br \/>\nLugar y fecha: Universidad CAECE, Mar del Plata, Argentina, 26 y 27\/03\/2006.- Internacional<br \/>\nAutores de la presentaci\u00f3n: Jos\u00e9 A. Rapallini<br \/>\nPublicado en memorias\u00a0A\u00f1o 2006<br \/>\nCon referato internacional<\/p>\n<p><b>[21] Tema: Prototipado R\u00e1pido de Sistemas Digitales<\/b><br \/>\nNombre del evento: XIV Jornadas de J\u00f3venes Investigadores de AUGM<br \/>\nLugar y fecha: Universidade Estadual de Campinas, Brasil, 13 al 15\/09 de 2006.- Internacional<br \/>\nAutores de la presentaci\u00f3n: Jorge Osio, Jos\u00e9 Rapallini, Walter Ar\u00f3ztegui, Antonio Quijano<br \/>\nPublicado en memorias A\u00f1o 2006<br \/>\nCon referato internacional<\/p>\n<p><b>[22] Tema: C\u00f3mputo Paralelo para Herramientas de Dise\u00f1o de Circuitos Integrados<\/b><br \/>\nNombre del evento: XIV Jornadas de J\u00f3venes Investigadores de AUGM<br \/>\nLugar y fecha: Universidade Estadual de Campinas, Brasil, 13 al 15\/09 de 2006.- Internacional<br \/>\nAutores de la presentaci\u00f3n: Jorge Osio, Walter Ar\u00f3ztegui, Fernando Tinetti, Jos\u00e9 Rapallini, Antonio Quijano<br \/>\nPublicado en memorias\u00a0A\u00f1o 2006<br \/>\nCon referato internacional<\/p>\n<p><b>[23] Tema: Desarrollo de un Modulador QPSK utilizando Entorno Integrado de Trabajo.<\/b><br \/>\nNombre del evento: XIII Workshop IBERCHIP (IWS\u2019 2007)<br \/>\nLugar y fecha: Lima, Per\u00fa, 14-16 de Marzo de 2007<br \/>\nAutores de la presentaci\u00f3n: Jorge Osio, Jos\u00e9 Rapallini, Antonio Quijano<br \/>\nPublicado en memorias\u00a0A\u00f1o 2007\u00a0 P\u00e1g. 323<br \/>\nISBN: 978-9972-242-09-0<br \/>\nCon referato internacional<\/p>\n<p><b>[24] Tema: Optimizaci\u00f3n de C\u00f3digo C, mediante subrutinas de Punto Flotante para el Dise\u00f1o de Sistemas Embebidos..<\/b><br \/>\nNombre del evento: XIII Workshop IBERCHIP (IWS\u2019 2007)<br \/>\nLugar y fecha: Lima, Per\u00fa, 14-16 de Marzo de 2007<br \/>\nAutores de la presentaci\u00f3n: Jorge Osio, Federico Costantino, Sebasti\u00e1n Ledesma, Jos\u00e9 Rapallini, Antonio Quijano<br \/>\nPublicado en memorias\u00a0A\u00f1o 2007\u00a0\u00a0P\u00e1g. 325<br \/>\nISBN: 978-9972-242-09-0<\/p>\n<p><b>[25] Tema: El Modelo Computacional en Dise\u00f1o de Sistemas Digitales Heterog\u00e9neos<\/b><br \/>\nNombre del evento: III Southern Conference on Programmable Logia (SPL 2007)<br \/>\nLugar y fecha: Universidad CAECE, Mar del Plata, Argentina, 02\/2007.<br \/>\nAutores de la presentaci\u00f3n: Jorge Osio, Jos\u00e9 Rapallini<br \/>\nPublicado en memorias\u00a0A\u00f1o 2007<br \/>\nCon referato internacional<\/p>\n<p><b>[26] Tema: Estudio de Algoritmos en Computaci\u00f3n Paralela para Herramientas de Dise\u00f1o Electr\u00f3nico.<\/b><br \/>\nNombre del evento: XIII Workshop IBERCHIP (IWS\u2019 2007)<br \/>\nLugar y fecha: Lima, Per\u00fa, 14-16 de Marzo de 2007<br \/>\nAutores de la presentaci\u00f3n: Walter Ar\u00f3ztegui, Fernando Tinetti, Jorge Osio, Jos\u00e9 Rapallini, Antonio Quijano<br \/>\nPublicado en memorias\u00a0\u00a0A\u00f1o 2007\u00a0 P\u00e1g. 375<br \/>\nISBN: 978-9972-242-09-0<br \/>\nCon referato internacional<\/p>\n<p><b>[27] T\u00edtulo: Prototipado R\u00e1pido con Dispositivos Programables para Realizaci\u00f3n de Sistemas Empotrados<\/b><br \/>\nNombre del evento: 1ras Jornadas de Investigaci\u00f3n de la UADER<br \/>\nLugar y fecha: Paran\u00e1, Entre R\u00edos, Argentina<br \/>\nAutores de la presentaci\u00f3n: Jos\u00e9 A. Rapallini \u2013 Ulises\u00a0 M. A Rapallini<br \/>\nPublicado en memorias.-\u00a0 Versi\u00f3n CD\u00a0 A\u00f1o: 2007<br \/>\nCon referato local.<\/p>\n<p><b>[28] Tema: \u201cUtilizaci\u00f3n de ADA y VHDL para el Codise\u00f1o Hardware Software de Sistemas de Tiempo Real, especificados mediante Redes de Petri\u201d.<\/b><br \/>\nAutores: Jos\u00e9 Antonio Rapallini, Antonio A. Quijano, Hugo H. Mazzeo<br \/>\nXV Workshop Iberchip, Ciudad Aut\u00f3noma de Buenos Aires, Argentina, 25, 26 y 27 de Marzo 2009 \u2013\u00a0 Memorias, Vol. 1, ISBN 978-987-9486-09-2, P\u00e1gs. 273 \u2013 277<br \/>\nCon referato internacional<\/p>\n<p><b>[29] Tema: \u201cSistema Embebido de Monitoreo Web\u201d.<\/b><br \/>\nAutores: Jos\u00e9 Antonio Rapallini, Jorge Osio, Juan Czerwien, Walter Ar\u00f3ztegui, Antonio Adri\u00e1n Quijano.<br \/>\nXV Workshop Iberchip, Ciudad Aut\u00f3noma de Buenos Aires, Argentina, 25,26 y 27 de Marzo 2009 \u2013 Memorias, Vol. 2, ISBN 978-987-9486-09-2, P\u00e1gs. 526 \u2013 530<br \/>\nCon referato internacional.<\/p>\n<p><b>[30] Tema: \u201cSistema para monitoreo de variables en c\u00e1maras de refrigeraci\u00f3n\u201d<\/b><br \/>\nAutores: Rapallini Jos\u00e9 A.; Ocampo Jesus M. ; Osio Jorge; Quijano Mar\u00eda Victoria;Quijano Antonio Adri\u00e1n; Ar\u00f3ztegui Walter; B\u00e1ez Eduardo; Tinetti Fernando G.; Martinez Eduardo; D&#8217;Alessandro Andr\u00e9s.<br \/>\nXV Workshop Iberchip, Ciudad Aut\u00f3noma de Buenos Aires, Argentina, 25,26 y 27\u00a0de Marzo 2009 \u2013 Memorias, Vol. 2, ISBN 978-987-9486-09-2, P\u00e1gs. 619 \u2013 622<\/p>\n<p><b>[31] Tema: &#8220;Uso de DSP para An\u00e1lisis de Ruidos en Se\u00f1ales de Baja Frecuencia&#8221;.<\/b><br \/>\nAutores: Juli\u00e1n Marchueta, Jos\u00e9 A. Rapallini, Antonio A. Quijano.<br \/>\nXVI Workshop IBERCHIP, Foz de Iguaz\u00fa, Brasil, 23 al 25 de Febrero de 2010<br \/>\nPublicado en Proceedings. Vol. CD\u00a0 I\u00a0 &#8211;\u00a0 ISSN: 2177-1286<br \/>\nCon referato internacional<\/p>\n<p><b>[33] Tema: &#8220;Reconocimiento de Voz aplicando Mapas auto-organizativos&#8221;.<\/b><br \/>\nAutores: Mat\u00edas Namiot, Laura Lanzarini, Jos\u00e9 A. Rapallini, Antonio A. Quijano. XVI Workshop IBERCHIP, Foz de Iguaz\u00fa, Brasil, 23 al 25 de Febrero de 2010<br \/>\nPublicado en\u00a0 Proceedings. Vol. CD &#8211; ISSN: 2177-1286<br \/>\nCon referato internacional<\/p>\n<p><b>[34] Tema: &#8220;Propuesta Did\u00e1ctica para la Ense\u00f1anza de Arquitecturas de Procesadores con L\u00f3gica\u00a0Programable&#8221;.<\/b><br \/>\nAutores: H\u00e9ctor Hugo Mazzeo, Jos\u00e9 A. Rapallini, Walter Jos\u00e9 Ar\u00f3ztegui, Antonio A. Quijano.<br \/>\nXVI Workshop IBERCHIP, Foz de Iguaz\u00fa, Brasil, 23 al 25 de Febrero de 2010<br \/>\nPublicado en Proceedings. Vol. CD &#8211;\u00a0 ISSN: 2177-1286<br \/>\nCon referato internacional<\/p>\n<p><b>[35] Tema: &#8220;Implementaci\u00f3n de un Algoritmo para Procesamiento Digital de Im\u00e1genes en una FPGA&#8221;.<\/b><br \/>\nAutores: Osio, Jorge, Rapallini, Jos\u00e9, Ocampo, Jes\u00fas, Quijano, Antonio.<br \/>\nCongreso de Microelectr\u00f3nica Aplicada. uEA 2010, 5 al 7 de Julio 2010. San Justo, Pcia. de Bs. As. Universidad Nacional de La Matanza. Universidad Tecnol\u00f3gica Nacional, Facultad Regional Haedo.<br \/>\nMemorias. Vol.1\u00a0P\u00e1gs.\u00a0 38\u00a0 ISBN 978-987-1635-14-6<br \/>\nCon referato nacional<\/p>\n<p><b>[36] Tema: &#8220;VMEbus en FPGA&#8221;.<\/b><br \/>\nAutores: Eduardo Achilli, Santiago A. Gil, Jos\u00e9 Rapallini, Antonio A. Quijano. Nombre del evento: Congreso de Microelectr\u00f3nica Aplicada. uEA 2010<br \/>\nLugar y fecha: 5 al 7 de Julio 2010. San Justo, Pcia. de Bs. As. Universidad Nacional de La Matanza. Universidad Tecnol\u00f3gica Nacional, Facultad Regional Haedo.<br \/>\nMemorias. Vol. 1\u00a0\u00a0P\u00e1gs.\u00a0 104\u00a0\u00a0\u00a0ISBN 978-987-1635-14-6<br \/>\nCon referato nacional<\/p>\n<p><b>[37] Tema: &#8220;Utilizaci\u00f3n de ADA y VHDL para el Dise\u00f1o de Sistemas de Tiempo Real, modelados mediante\u00a0Redes de Petri&#8221;.<\/b><br \/>\nAutores: H\u00e9ctor Mazzeo, Jos\u00e9 Rapallini, Walter Ar\u00f3ztegui, Jes\u00fas Ocampo, Antonio A. Quijano.<br \/>\nNombre del evento: Congreso de Microelectr\u00f3nica Aplicada. uEA 2010<br \/>\nLugar y fecha: 5 al 7 de Julio 2010. San Justo, Pcia. de Bs. As. Universidad Nacional de La Matanza. Universidad Tecnol\u00f3gica Nacional, Facultad Regional Haedo.<br \/>\nMemorias. Vol. 1\u00a0\u00a0P\u00e1gs.175\u00a0 ISBN 978-987-1635-14-6<\/p>\n<p><b>[38] Tema: &#8220;Ense\u00f1anza de Circuitos Digitales y Microcontroladores&#8221;.<\/b><br \/>\nAutores: Walter Ar\u00f3ztegui, Jorge R. Osio, Jos\u00e9 A. Rapallini.<br \/>\nSegundo Congreso Virtual de Microcontroladores y sus Aplicaciones. Buenos Aires, 18 al 29 de octubre de\u00a02010<br \/>\nMemorias. A\u00f1o 2010\u00a0\u00a0ISBN: 978-987-25855-5-6<br \/>\nCon referato nacional<\/p>\n<p><b>[39] Tema: &#8220;Desarrollo de Algoritmos de Procesamiento de Im\u00e1genes Basados en\u00a0 Operadores de Ventana&#8221; sobre una FPGA&#8221;<\/b><br \/>\nNombre del congreso: XVII Iberchip Workshop<br \/>\nLugar y fecha: Bogot\u00e1, Colombia, 22-24 de Febrero de 2011<br \/>\nAutores de la presentaci\u00f3n: Jorge R. Osio, Walter Ar\u00f3ztegui, Jos\u00e9 A. Rapallini, Antonio Quijano<br \/>\nPublicado en memorias\u00a0 A\u00f1o 2011\u00a0\u00a0 Versi\u00f3n CD ISSN: 2177-1286<br \/>\nCon referato internacional<\/p>\n<p><b>[40] Titulo: &#8220;Desarrollo de Algoritmos de Procesamiento de Im\u00e1genes Basados en\u00a0\u00a0 Operadores de Ventana&#8221; sobre una FPGA&#8221;<\/b><br \/>\nNombre del Evento: Primeras Jornadas de Investigaci\u00f3n y Transferencia de la Facultad de Ingenier\u00eda para la Facultad de Ingenier\u00eda<br \/>\nLugar y fecha: La Plata, Fac. de Ingenier\u00eda, UNLP, 12 al 14\/04\/2011<br \/>\nAutores: Jorge R. Osio, Walter Ar\u00f3ztegui, Jos\u00e9 A. Rapallini, Antonio A. Quijano<br \/>\nPublicado en memorias: p\u00e1g. 266\u00a0\u00a0A\u00f1o: 2011\u00a0 ISBN: 978-950-34-0717-2<\/p>\n<p><b>[41] Titulo: &#8220;Sistema vocalizador de Mediciones con conectividad inal\u00e1mbrica para\u00a0 aplicaciones industriales&#8221;<\/b><br \/>\nNombre del Evento: Primeras Jornadas de Investigaci\u00f3n y Transferencia de la Facultad de Ingenier\u00eda para la Facultad de\u00a0Ingenier\u00eda<br \/>\nLugar y fecha: La Plata, Fac. de Ingenier\u00eda, UNLP, 12 al 14\/04\/2011<br \/>\nAutores de la presentaci\u00f3n:\u00a0 Martin Sisti, Jorge R. Osio, Jos\u00e9 A. Rapallini, Pablo H. Donato<br \/>\nPublicado en memorias:\u00a0 P\u00e1g. 274\u00a0\u00a0A\u00f1o: 2011\u00a0\u00a0 ISBN: 978-950-34-0717-2<\/p>\n<p><b>[42] Proyecto 25-I051\u201cEntornos multimediales y estrategias integradoras para el aprendizaje de Ciencias B\u00e1sicas\u201d<\/b><br \/>\nhttp:\/\/www.frlp.utn.edu.ar\/materias\/qcasis<br \/>\nhttp:\/\/www.frlp.utn.edu.ar\/grupos\/aepeq<\/p>\n","protected":false},"excerpt":{"rendered":"<p>Contenidos Plan de Investigaci\u00f3nEstado Actual del ConocimientoReferencia Bibliogr\u00e1ficasObjetivosReferencias bibliografias relacionadas al proyecto formulado, por integrantes del grupo de trabajo en los \u00faltimos 10 a\u00f1os: Plan de Investigaci\u00f3n En el presente proyecto se propone realizar Investigaci\u00f3n y Desarrollo en proyectos de codise\u00f1o hardware\/software relacionados con los sistemas de tiempo real. Esto incluye tanto sistemas centralizados y [&hellip;]<\/p>\n","protected":false},"author":1,"featured_media":0,"parent":0,"menu_order":0,"comment_status":"closed","ping_status":"closed","template":"","meta":[],"_links":{"self":[{"href":"https:\/\/codapli.frlp.utn.edu.ar\/index.php\/wp-json\/wp\/v2\/pages\/9"}],"collection":[{"href":"https:\/\/codapli.frlp.utn.edu.ar\/index.php\/wp-json\/wp\/v2\/pages"}],"about":[{"href":"https:\/\/codapli.frlp.utn.edu.ar\/index.php\/wp-json\/wp\/v2\/types\/page"}],"author":[{"embeddable":true,"href":"https:\/\/codapli.frlp.utn.edu.ar\/index.php\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/codapli.frlp.utn.edu.ar\/index.php\/wp-json\/wp\/v2\/comments?post=9"}],"version-history":[{"count":28,"href":"https:\/\/codapli.frlp.utn.edu.ar\/index.php\/wp-json\/wp\/v2\/pages\/9\/revisions"}],"predecessor-version":[{"id":317,"href":"https:\/\/codapli.frlp.utn.edu.ar\/index.php\/wp-json\/wp\/v2\/pages\/9\/revisions\/317"}],"wp:attachment":[{"href":"https:\/\/codapli.frlp.utn.edu.ar\/index.php\/wp-json\/wp\/v2\/media?parent=9"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}